%38تخفیف

دانلود پروژه: پیاده¬سازی الگوریتمی جهت پلاک¬خوانی توسط FPGA

تعداد 82صفحه در فایل word

چکیده :

امروزه، پلت­فرم­های مدرن FPGA زیرساخت­های سخت­افزاری و نرم­افزاری جهت ساخت سیستم­های مبتنی بر تراشه را فراهم آورده­اند. در چنین شرایطی، طراح می­تواند با انتخاب لوازم جانبی و توابع مختلف و با استفاده از قابلیت برنامه ریزی مجدد FPGA ، به سفارشی­سازی طرح خود بپردازد. قابلیت دیگر سخت­افزار، سرعت بخشیدن به قابلیت­های محاسباتی کاربردهای خاص یک سیستم است. چنین مکانیزمی به افزایش کارایی و کاهش توان مصرفی می­انجامد. از سوی دیگر سیستم­های نظارت تصویری بر ترافیک شهری در چند سال اخیر نقش بسزایی در بهبود روند کنترل وضعیت حمل و نقل داشته، همین امر سبب شده رویکرد به چنین سیستم­هایی در کلان شهرها افزایش یابد. در این گزارش پایان­نامه، بر آن هستیم تا الگوریتم یافتن مکان پلاک خودرو در ویدئوی ورودی را روی یک تراشه  FPGA ساخت کمپانی Xilinx پیاده­سازی کنیم. در این روش الگوریتم یافتن پلاک خودرو در ویدئوی ورودی را به صورت بلادرنگ و بدون استفاده از حافظه خارجی اجرا خواهیم نمود. از آنجا که ویدئوی ورودی را از رابط چندرسانه­ای با کیفیت بالا دریافت می­کنیم، انعطاف­پذیری بالایی در دریافت ویدئو با کیفیت­های مختلف داریم. پیاد­ه­سازی الگوریتم مذکور روی هسته FPGA تنها ده درصد از منابع هسته­ی مورد نظر را اشغال کرده است که این امر نشان­دهنده بهینگی الگوریتم و مصرف پایین انرژی در هسته FPGA است. در نهایت، الگوریتم مذکور را به صورت ترتیبی در یک کامپیوتر شخصی اجرا کردیم که مشخص شد الگوریتم ما روی هسته FPGA به صورت موازی نسبت به کامپیوترهای شخصی عملکرد بهتری از خود نشان داده است.

واژه هاي کليدي:

پردازش ویدئو، الگوریتم­های پلاک­یابی، FPGA، Xilinx.

فهرست مطالب

عنوان                                                                                                                          صفحه

فصل  1   مقدمه…. 1

1-1 مقدمه. 2

1-2 تعريف مسأله و بیان سؤال­های اصلي تحقيق.. 3

1-3 سابقه و ضرورت انجام تحقیق.. 4

1-4 فرضیه­ها 5

1-5 هدف­ها 5

1-6 جنبه نوآوری تحقیق.. 6

1-7 روش تحقیق.. 7

1-8 مراحل انجام تحقيق.. 7

1-9 ساختار پایان­نامه. 8

فصل 2   مروري بر تکنولوژی پردازش تصویر. 10

2-1 مقدمه. 11

2-2 پردازش تصویر. 12

2-3 راهکارهای پردازش تصویر. 13

2-4 اهداف پردازش تصویر. 13

2-5 تشخیص پلاک.. 14

2-5-1 فاز اول: تشخیص ناحیه پلاک.. 15

2-5-2 فاز دوم: تفکیک کاراکترها 15

2-5-3 فاز سوم: شناسایی کاراکترها 16

2-6 ساختار طراحی مبتنی بر FPGA. 16

2-6-1 مشخصات مسئله. 16

2-6-2 بسط مسئله. 17

2-6-3 معماری و ساختار. 17

2-6-3-1 طراحی مبتنی بر هسته FPGA.. 19

2-6-3-1-1 پردازنده 21

2-6-3-1-2 کنترل­کننده حافظه. 22

2-6-3-1-3 درگاه­های ورودی و خروجی.. 22

2-6-3-1-4 واحد TMDS. 24

2-6-3-1-5 گذرگاه IIC.. 25

2-6-3-1-6 کنترل­کننده بافر فریم. 26

2-6-4 پیاده­سازی.. 27

2-7 جمع بندی.. 30

فصل 3   مروری بر کارهای انجام­شده. 31

3-1 مقدمه. 32

3-2 تاریخچه بکارگیری پردازش تصویر. 33

3-3 ضرورت تشخیص خودکار شماره پلاک خودرو. 34

3-3-1 استفاده از هسته­های FPGA در پردازش تصویر. 34

3-3-1-1 ارائه FPGA.. 35

3-3-1-2 معماری­های FPGA.. 35

فصل 4   معرفی روش پیشنهادی.. 38

4-1 مقدمه. 39

4-2 مشخصات تصویر. 39

4-3 مشخصات برد. 41

4-4 تشریح الگوریتم. 42

4-4-1 پیاده­سازی عملگرهای پنجره در FPGA. 44

فصل 5   آزمایش­ها و ارزیابی نتایج.. 46

5-1 مقدمه. 47

5-2 عملگرهای اصلی.. 47

5-2-1 محیط آزمایشی مورد استفاده 49

5-2-1-1 تشریح تشخیص لبه در تصویر. 51

5-3 جمع­بندی.. 53

فصل 6   نتیجه­گیری و پیشنهادها 57

6-1 مقدمه. 58

6-2 نتایج حاصل از تحقیق.. 58

6-3 پیشنهادها 59

مراجع……………. 60

واژه­نامه…………. 64

واژه‌نامه فارسی به انگليسي.. 65

واژه‌نامه انگليسي به فارسي.. 67

 

 

فهرست شکل­ها

 

عنوان                                                                                                                   صفحه

شکل ‏2‑1. بلوک دیاگرام بردهای FPGA 20

شکل ‏2‑2. تنظیم ارتباط میان بلوک­های برد 21

شکل ‏2‑3. معماری زیرساخت در بردهای Xilinx 23

شکل ‏2‑4.ساختار کابل HDMI 24

شکل ‏2‑5. توصیف انتزاعی از سیگنال TMDS 26

شکل ‏2‑6. واسط­های VFBC 28

شکل ‏4‑1. مسیر پیکسل­های مرتبط در ماتریس متشکل از تصویر. 33

شکل ‏4‑2. برد ATLYS سری Spartan-6. 34

شکل ‏4‑3. نواحی فعال و غیرفعال در تصویر با توجه به سیگنال­های کنترلی.. 36

شکل ‏4‑4. پیاده­سازی عملگرهای پنجره روی بافرهای ردیفی 38

شکل ‏5‑1.نمونه خودروی مورد آزمایش جهت بررسی عملکرد فیلترهای آشکارساز لبه. 43

شکل ‏5‑2. بارگذاری تصویر در برنامه 43

شکل ‏5‑3. تصویر خودرو پس از اعمال فیلتر canny. 46

شکل ‏5‑4. تصویر خودرو پس از اعمال فیلتر Sobel 47

شکل ‏5‑5. تصویر خودرو پس از اعمال فیلتر لبه­یابی.. 50

شکل ‏5‑6. تصویر خودرو پس از اعمال الگوریتم و تشخیص ناحیه پلاک… 51

شکل ‏5‑7. تفکیک ناحیه پلاک از تصویر. 51

شکل 5-8.تصویر خودرو پس از اعمال فیلتر تشخیص پلاک………………………………………………………………..52

شکل ‏5‑9. اعمال الگوریتم بر تصویری با 2 خودرو. 52

 

 

فهرست جدول­ها

عنوان                                                                                                                      صفحه

جدول 5‑1. خصوصیات پروژه 41

 

 

 

فهرست علائم اختصاري

واحد محاسبه و منطق

Arithmatic and Logic Unit

ALU

مدار مجمتع ویژه کاربردی

Application Specific Integrated Circuit

ASPC

کنترل مصرف الکترونیکی

Consumer Electronic Control

CEC

کانال نمایش داده

Display Data Channel

DDC

نرخ داده­ی مضاعف

Double Data Rate

DDR

پردازنده سیگنال دیجیتال

Digital Signal Processor

DSP

کیت توسعه­ی تعبیه­شده

Embedded Development Kit

EDK

مدار مجتمع دیجیتال قابل برنامه­ریزی

Field Programmable Gate Array

FPGA

سرویس رادیویی بسته عمومی

General Packet Radio Service

GPRS

واسط چندرسانه­ای با کیفیت بالا

High Definition Multimedia Interface

HDMI

قدرت داپلر یکنواخت

Harmonic Power Doppler

HPD

مدار مجتمع داخلی

Inter-Integrated Circuit

IIC

شناساگر حلقه­ی القایی

Inductive Loop Detector

ILD

گذرگاه ورودی – خروجی

Input/Output Bus

I/O Bus

پردازش تصویر

Image Processing

IP

هسته مالکیت معنوی

intellectual property core

IPCore

سیستم حمل و نقل هوشمند

Intelligent Transport System

ITS

نرخ داده مضاعف با گنجایش پایین

low density Double Data Rate

LDDDR

پلاک­خوانی

Lisence Plate

LP

تشخیص پلاک

License Plate Recognition

LPR

جدول ارجاع

Look Up Table

LUT

اندازه­گیری مبتنی بر الگو

Measure Based on Template

MBT

نگاشت الگو

Mapping Template

MP

کنترل دسترسی چندگانه به حافظه

Multi-Phase Multi-Constraint

MPMC

شناساگر خودرو مجهز به مایکروویو

Microwave Vehicle Detector

MVD

گذرگاه جانبی متصل

On-chip Peripheral Bus

OPB

الگوریتم­های موازی­سازی

Paralellism Algorithms

PA

آرایه متصل قابل برنامه­ریزی

programmable interconnect matrix

PIM

گذرگاه محلی پردازنده

Processor Local Bus

PLB

معماری حاصل از کاهش دستورالعمل­ها

RISC Architecture

RA

علامت­گذار جاده­ای

Road Marker

RM

سیستم سنجش از راه دور

Remote Sensing Sustem

RSS

حافظه با دستیابی تصادفی ثابت

Static Random Access Memory

SRAM

سیستم نظارت بر تردد

Traffic Monitoring System

TMS

انتقال حدأقل دیفرانسیل سیگنال

Transition Minimized Differential Signaling

TMDS

کنترل­کننده فریم تصویری

Video Frame Buffer Controller

VFBC

پیوندگاه حافظه

Xilinx CacheLink

XCL

قبلا حساب کاربری ایجاد کرده اید؟
گذرواژه خود را فراموش کرده اید؟
Loading...
enemad-logo