در طی چند دهه ی گذشته، ابعاد ترانزیستور سیلیکانی بطور پیوسته کوچک شده است. طول کانال نامی ترانزیستور سیلیکانی زمانی چندین میکرومتر بوده است. اما مدارهای مجتمع اخیر ترانزیستور هایی سیلیکانی با طول کانال چند ده نانومتر دارند. از نظر تاریخی، مشکلات کاهش اندازه ی ترانزیستور سیلیکانی مرتبط با فرایند ساخت افزاره ی نیمه هادی، و نیاز به منابع ولتاژ بسیار پایین می باشد. با توجه به روند کوچک شدن ابعاد ترانزیستور، باید در سال 2013 ابعاد ترانزیستور ترانزیستور سیلیکانی به کمتر از 10 nmمی رسید. درواقع منظور از کوچک سازی، تغییر کنترل پذیر ساختار و مشخصه های الکتریکی و عملکرد می باشد. کوچک سازی، نه تنها ابعاد قطعه را کاهش می دهد بلکه باعث کاهش مصرف توان نیز می شود. درواقع، ترانزیستور های سیلیکانی کوچکتر به دلایل متعددی بسیار مورد توجه می باشند. دلیل اصلی برای ساخت ترانزیستورهای کوچکتر این است که تعداد بیشتری قطعه را بر روی تراشه مجتمع نمود. این منجر به یک تراشه با تابعیت یکسان و با مساحت کمتر، یا تراشه های با تابعیت بیشتر و مساحت یکسان می شود. از آنجایی که هزینه ی ساخت برای ویفرهای نیمه هادی نسبتاً ثابت است، هزینه بر مدارهای مجتمع مرتبط با تعداد تراشه هایی است که بتوان در هر ویفر تولید کرد. بنابراین، مدارهای مجتمع کوچکتر امکان تراشه های بیشتر در هر ویفر را می دهند و باعث کاهش هزینه ی ساخت می گردند. درواقع، در طی 30 سال گذشته تعداد ترانزیستورها در هر تراشه هر 2-3 سال دو برابر شده است. بعنوان مثال، تعداد ترانزیستور های سیلیکانی موجود در میکروپروسسور ساخته شده در تکنولوژی 45 nmدو برابر تعداد ترانزیستورهای سیلیکانی ساخته شده در تکنولوژی 65 nm است. این دو برابر شدن ترانزیستورها که اولین بار توسط گلدن مور در سال 1965 مشاهده شد قانون مور نامیده می شود [1].
بعلاوه، ترانزیستورهای کوچکتر سرعت عملکرد یا سوئیچینگ بالاتری دارند و بنابراین قطعات سریعتری میباشند. یکی از روش های کاهش ابعاد این است که تمام ابعاد ترانزیستور سیلیکانی با یک نسبت کاهش یابد. ابعاد اصلی ترانزیستور سیلیکانی طول کانال، عرض کانال و ضخامت لایه ی اکسید آن می باشد. وقتی این ابعاد با یک نسبت یکسان کوچک می شوند مقاومت کانال ترانزیستور تغییر نمی کند در حالی که خازن با همان نسبت کاهش مییابد. بنابراین تاخیر RC ترانزیستور با ضریب یکسان کاهش می یابد. اگرچه این حالت برای تکنولوژی های قدیمی درست بود، برای ترانزیستور های سیلیکانی امروزی کاهش ابعاد ترانزیستور لزوما باعث افزایش سرعت نمی گردد زیرا تاخیر ناشی از اینترکانکت ها بسیار بیشتر می باشد [2].
ساخت ترانزیستور های سیلیکانی با طول کانال کوچکتر از یک میکرومتر چالش بزرگی بوده و مشکلات بسیار زیادی دارد. در سال های اخیر، ابعاد کوچک ترانزیستور سیلیکانی که در حد چند ده نانومتر می باشد، مشکلات زیادی را سبب شده است. مجتمع سازی میلیاردها ترانزیستور بر روی یک تراشه به دلیل تکنولوژی لایتوگرافی بسیار دقیق امکان پذیر شده است. چنانچه لایتوگرافی نوری به رژیم زیر طول موج وارد شود، تفرق نور و تداخل منجر به خراب شدن تصویر می گردد. بنابراین، الگو بدون تکنیک های افزایش رزولوشن بسیار مشکل می گردد. در اینجا برخی از مشکلات دیگر در ارتباط با کوچک شدن ابعاد ترانزیستور مرور می گرد.
ترانزیستور سیلیکانی وقتی در کاربردهای منطق دیجیتال استفاده می شود، گیتش بعنوان ترمینال کنترل برای روشن کردن یا خاموش کردن یک کانال هدایت جریان بین سورس و درین استفاده می شود. حامل های جریان می توانند الکترونها یا حفره ها باشند.
در پیاده سازی معمولی ترانزیستور سیلیکانی بالک، الکترود گیت از پلی سیلیکانی که با غلظت بالایی ناخالص شده است ساخته می شود. این گیت از زیر بنای سیلیکان بالک توسط یک لایه ی عایق نازک از جنس اکسید سیلیکان مجزا شده است. ناحیه ی کانال در زیر گیت به میزان متوسط ناخالص شده است. نواحی سورس و درین، نیز با غلظت بالایی ناخالص می گردند. ساده ترین روش کوچک سازی ترانزیستور شامل کاهش در ابعاد افقی و عمودی، و همچنین کوچک کردن ولتاژ تغذیه با ضریب یکسان به منظور حفظ میدان های الکتریکی در ترانزیستور سیلیکانی کوچک شده برابر ترانزیستور سیلیکانی قبلی می باشد. اما در عمل، کوچک کردن بر اساس روش های تغییر یافته ای می باشد که ابعاد هندسی و ولتاژها با ضرایب غیر یکسانی کوچک می گردند [3].
در ترانزیستورهای نسل اولیه با طول های گیت بلند، میدان الکتریکی عمودی در کانال (ناشی از ولتاژ گیت سورس اعمال شده)، از میدان الکتریکی افقی در کانال (ناشی از ولتاژ درین سورس) خیلی بیشتر بود. در این حالت، که به تقریب کانال تدریجی معروف است، فیزیک عملکرد ترانزیستور می تواند به دو قسمت مجزا تفکیک شود، یعتی تشکیل بار کنترل شده توسط گیت در کانال و انتقال بار وابسته به درین. ولتاژ آستانه VT که به ازای آن افزاره روشن می شود، فقط به ولتاژ گیت وابسته است و مستقل از ولتاژ درین می باشد. اعمال ولتاژ گیت، سد پتانسیل را در نزدیکی سورس کاهش داده و اجازه می دهد که حامل ها از سورس به درین حرکت کنند. سوئینگ زیر آستانه معیاری است که نشان می دهد جریان درین چقدر تیز بصورت تابعی از ولتاژ گیت هنگامی که از 0 به VTتغییر کند، تغییر می کند. در عمل، سد پتانسیل در سورس توسط گیت و همچنین درین از طریق خازن های کوپلینگ مربوطه اش کنترل می شود. تقریب کانال تدریجی فقط یک ساده سازی از الکترواستاتیک دو بعدی پیچیده ی کانال ترانزیستور سیلیکانی می باشد. با اینکه این ساده سازی برای کانال های بلند قابل قبول است، چنانچه طول گیت کاهش یابد تاثیر درین قوی تر می گردد. در نتیجه کنترل سد سورس و خاموش کردن کانال برای گیت دشوارتر می گردد [3-5].
نقد و بررسی‌ها
هنوز بررسی‌ای ثبت نشده است.