%37تخفیف
دانلود پروژه:طراحی و پیاده‌سازی الگوریتم ویتربی بر روی تراشه‌های FPGA
تعداد 139 صفحه فایل word
چکیده
امروزه اکثر سیستمهای ارتباطی دیجیتال، برای جبران نویز گوسی سفید، محوشدگی، اختلالات کوانتیزاسیون و سایر اثرات مخرب کانال، از کدینگ کانولوشنال استفاده مینمایند. این نوع کدینگ به دلیل کنترل خطای عالی، در بسیاری از سیستمهای ارتباطی مانند سیستمهای موبایل نسل سوم به کار میروند. برای دیکد نمودن کدهای کانولوشنال، چندین شیوه مانند دیکدینگ ماکزیمم احتمال به کار گرفته میشود. رایجترین شیوه تصحیح خطا در میان شیوههای دیکدینگ ماکزیمم احتمال، الگوریتم ویتربی است. ترکیب کدینگ کانولوشنال و الگوریتم ویتربی، یک تکنیک تصحیح خطای مناسب به حساب میآید.
با وجود اینکه این روشهای تصحیح خطا بسیار پرکاربرد میباشند ولی الگوریتم ویتربی برای دستیابی به دقت بیشتر نیاز به افزایش پیچیدگی سختافزاری دارد که پیاده‌سازی آن را بر روی پردازندههای DSP دشوار میسازد. توپولوژی FPGA و ابزارهای طراحی الکترونیکی خودکار (EDA) امکان تحقق ویتربی با بازدهی از مرتبه گیگا بیت بر ثانیه را بدون استفاده از پردازنده یا حافظههای خارج از تراشه فراهم میکنند. ضمنا دارای انعطافپذیری بوده و امکان استفاده بهینه از ادوات را فراهم میآورد به گونهای که هم فضای بُرد و هم توان سیستم را حفظ مینماید. از اینرو پیاده‌سازی دیکدر ویتربی بر روی FPGA تبدیل به یک چالش مهم شده است.
هدف از این پایان نامه طراحی الگوریتم ویتربی با استفاده از روش trace-back است که در آن مصالحه بین کارایی و سطح تراشه بهبود پیدا کند. پس از توصیف دیکدر به زبان VHDL، شبیهسازی سختافزاری بر روی تراشه FPGA StratixIV و شبیهسازی همزمان SIMULINK و Modelsim برای آن صورت گرفته و نتایج در قالب نرخ خطای بیت، میزان منابع مصرفی و توان بیان شده‌اند.
کلمات کلیدی: کدینگ، کانولوشنال، دیکدینگ، دیکدر ویتربی، DSP، FPGA
نقد و بررسی‌ها
هنوز بررسی‌ای ثبت نشده است.