دانلود پروژه:ثبات تغییر بازخورد خطی با استفاده از تکنولوژی آتوماتای کوانتومی سلولی نقطه‌ای

فهرست

فصل 1. 2

مقدمه: 3

1-1  آتوماتای کوانتومی سلولی نقطه‌ای چیست؟. 3

2-1 سلول‌های QCA… 4

3-1 سیم در QCA… 5

4-1 عبور سیم‌ها از  در QCA… 6

5-1 گیت‌های در QCA… 7

6-1 گیت اکثریت… 8

7-1 کلاک بندی در QCA… 9

8-1  طراحی در QCA… 10

9-1 گیت XOR.. 12

10-1 گیت اکثریت با پنج ورودی.. 14

12-1 بررسی موضوع پیشنهادی: 16

فصل 2. 17

1-2 مدار یک دکودر 4-2 را در QCA مشاهده می‌کنید: 18

2-2 مدار تمام تقسیم‌کننده در تکنولوژی QCA: 20

3-2 فیلیپ فلاپ T: 24

4-2 شمارنده 2 بیتی: 26

5-2 مقایسه‌گر: 27

6-2  شیفت رجیستر 4 بیتی: 29

7-2  طراحی یک حافظه رم 16 بیتی با استفاده از QCA: 31

8-2  ثبات تغییر بازخورد خطی که درگذشته در این تکنولوژی طراحی‌شده: 36

فصل 3. 40

1-3  نرم‌افزار QCADesigner: 41

2-3: منوهای  نرم‌افزار QCADesigner: 42

3-3 نحوه طراحی مدار فلیپ فلاپ D در نرم‌افزار QCADesigner: 43

4-3 موتور شبیه‌سازی Coherence Vector: 46

5-3 موتور شبیه‌سازی Bistable: 49

فصل چهار. 51

1-4  طراحی مدارفلیپ فلاپ D: 52

2-4 مدار شیفت رجیستر 2 بیتی: 54

3-4 طراحی Layout شیفت رجیستر 4 بیتی: 56

طراحی مدار ثبات تغییر بازخورد خطی: 58

4-4 طراحی مدار ثبات تغییر بازخورد خطی کلاک بیس: 62

5-4 مدار ثبات بازخورد خطی فیبوناچی: 63

6-4 طراحی مدار ثبات تغییر بازخورد خطی با استفاده از دو گیت XOR: 65

فصل 5. 69

1-5 کاربرد مدار ثبات تغییر بازخورد خطی  با استفاده از تکنولوژی آتوماتای سلولی کوانتومی نقطه‌ای: 70

2-5 بررسی مدارهای طراحی‌شده ازنظر تعداد سلول‌ها و توان مصرفی  و سرعت: 71

3-5 مقایسه Layout های طراحی‌شده با دیگر ثبات‌های تغییر بازخورد خطی: 72

4-5 مقایسه Layout های طراحی‌شده چهار بیتی ازنظر تعداد سلول و فازکلاک با تکنولوژی‌های دیگر: 72

5-5 مقایسه Layout طراحی‌شده با طراحی قبل این مدار در تکنولوژی QCA: 73

6-5 مقایسه Layout طراحی‌شده با ثبات ها  در تکنولوژی های دیگر: 74

7-5 ویژگی‌های خاص آتوماتای سلولی کوانتمی: 75

8-5 مشکلات مدارات QCA: 75

6-5   کریپتوگرافی یا رمزنگاری: 76

مراجع: 80

فهرست اشکال

شکل 1-1: سلول QCA [4]……………………………………………………………………………………………… 5

شکل 2-1: پیاده‌سازی سیم باینری در QCA [5]……………………………………………………………………. 6

شکل 3-1: پیاده‌سازی سیم  معکوس گر در QCA [5]…………………………………………………………….. 6

شکل 4-1: نحوه دستیابی به مقدار داده اصلی و متمم یا معکوس یک سیگنال با استفاده از سیم  معکوس کننده.[6]     6

5-1 عبور سیم‌ها در QAC [6]…………………………………………………………………………………………. 7

شکل 6-1 گیت معکوس گر در [9] QCA…………………………………………………………………………… 7

7-1 گیت اکثریت و شما تیک و Layout QCA این گیت [8]………………………………………………… 8

شکل 8-1 کلاکینگ در [9] QCA……………………………………………………………………………………. 10

9-1 تمام مالتی پلکسر طراحی‌شده در QCA [12]………………………………………………………………. 11

شکل 10-1 شماتیک مداری [13] XOR……………………………………………………………………………. 12

11-1 کلاکبندی مدار XOR…………………………………………………………………………………………….. 13

12-1 Layout طراحی‌شده گیت [15] XOR…………………………………………………………………….. 13

QCA در XOR 13-1 خروجی گیت………………………………………………………………………………… 14

شکل 14-1 شماتیک گیت اکثریت با پنج ورودی [16]…………………………………………………………. 14

شکل 15-1 Layout گیت اکثریت با پنج ورودی [17]……………………………………………………….. 15

شکل 16-1 مدار تمام جمع کننده با استفاده از گیت اکثریت با پنج ورودی[18]………………………….. 16

شکل 1-2 شماتیک مداری بر اساس گیت‌های منطقی و بر اساس گیت اکثریت و معکوس گر…………. 18

شکل 2-2 Layout مدار دکودر 2-4[20]…………………………………………………………………………. 19

شکل 3-2 نتایج شبیه‌سازی مدار تمام جمع کننده 8 بیتی…………………………………………………………. 19

شکل 4-2 شماتیک مدار نیم تقسیم‌کننده…………………………………………………………………………….. 20

شکل 5-2 Layout مدار نیم تقسیم‌کننده……………………………………………………………………………. 21

شکل 5-2 شبیه‌سازی مدار نیم تقسیم‌کننده…………………………………………………………………………… 21

شکل 6-2 شماتیک مدار تمام تقسیم‌کننده…………………………………………………………………………… 22

شکل 7-2 Layout  یک تمام تقسیم‌کننده در QCA…………………………………………………………….. 23

شکل 8-2 شبیه‌سازی مدار تمام تقسیم‌کننده در QCA……………………………………………………………. 24

شکل 8-2 شماتیک مداری T  فیلیپ فلاپ[12]………………………………………………………………….. 25

شکل 10-2 نتیجه شبیه‌سازی فلیپ فلاپ T [12]………………………………………………………………… 26

شکل 11-2  شمارنده 2 بیتی در QCA  [12]…………………………………………………………………….. 26

شکل 12-2 نتیجه شبیه‌سازی شمارنده 2 بیتی[12]………………………………………………………………… 27

شکل 13-2 (a) دیاگرام مدار منطقی (b)  شماتیک مدار (c)  layout در  [21] QCA…………………. 28

شکل 14-2 نتیجه  شبیه‌سازی مقایسه‌گر کامل در   QCA……………………………………………………….. 28

شکل 15-2 مقایسه مدارات مقایسه‌گر در [21] QCA…………………………………………………………… 29

شکل 16-2 شماتیک شیفت رجیستر 4 بیتی………………………………………………………………………… 29

شکل 17-2 Layout   شیفت رجیستر 4 بیتی……………………………………………………………………… 30

شکل 17-2 شبیه‌سازی مدار شیفت رجیستر در QCA……………………………………………………………. 30

شکل 19-2 شماتیک مدار حافظه یک بیتی………………………………………………………………………….. 31

شکل 19-2 layout  حافظه یک بیتی در QCA………………………………………………………………….. 32

شکل 20-2 شبیه‌سازی مدار حافظه یک بیتی در QCA…………………………………………………………… 32

شکل 21-2 شماتیک حافظه 16 بیتی…………………………………………………………………………………. 33

شکل 22-2 Layout رم 16 بیتی در QCA………………………………………………………………………… 34

شکل 23-2 نتیجه شبیه‌سازی Layout 16 بیتی در QCA……………………………………………………….. 35

شکل 24-2 شماتیک مدار Xor [23]……………………………………………………………………………….. 37

25-2 شبیه‌سازی گیت XOR [23]…………………………………………………………………………………… 37

شکل 26-2  شبیه‌سازی این فلیپ فلاپ در QCA……………………………………………………………….. 38

شکل 27-2 شماتیک شیفت رجیستر 3 بیتی [23]………………………………………………………………… 38

شکل 28-2 Layout  و شبیه‌سازی مدار شیفت رجیستر 3 بیتی در QCA [23]………………………….. 38

29-2 شماتیک مدار ثبات بازخورد خطی سه بیتی [23]………………………………………………………… 39

30-2 Layout و شبیه‌سازی مدار ثبات بازخورد خطی سه بیتی در QCA………………………………….. 39

شکل 1-3 صفحه اصلی نرم‌افزار [25]QCADesigner……………………………………………………….. 42

شکل 2-3 دیاگرام مدار فلیپ فلاپ D………………………………………………………………………………. 43

شکل 3-3 Layout طراحی‌شده فلیپ فلاپ D در [24]QCADesigner………………………………… 44

شکل 4-3 شبیه‌سازی مدارفلیپ فلاپ D……………………………………………………………………………. 45

شکل 5-3 موتور شبیه‌ساز Coherence Vector………………………………………………………………… 48

شکل 6-3 موتور شبیه‌ساز Bistable…………………………………………………………………………………. 50

شکل 1-4 شماتیک مدار فلیپ فلاپ D…………………………………………………………………………….. 52

شکل 2-4 Layout مدار فلیپ فلاپ D……………………………………………………………………………. 53

شکل 3-4 شبیه‌سازی فلیپ فلاپ D در QCA……………………………………………………………………. 53

شکل 4-4 شماتیک مدار شیفت رجیستر 2-بیتی…………………………………………………………………… 54

شکل 5-4 Layout  مدار شیفت رجیستر 2 بیتی در QCA…………………………………………………….. 55

شکل 6-4 شبیه‌سازی مدار شیف رجیستر 2 بیتی…………………………………………………………………… 55

شکل 7-4 شماتیک بلوکی شیفت رجیستر 4بیتی…………………………………………………………………… 56

شکل 8-4 Layout شیفت رجیستر 4 بیتی…………………………………………………………………………. 57

شکل 9-4 شبیه‌سازی شیفت رجیستر 4 بیتی………………………………………………………………………… 58

شکل 10-4 شماتیک مداری مدار ثبات تغییر بازخورد خطی……………………………………………………. 59

شکل 10-4 Layout  طراحی‌شده ثبات تغییر بازخورد خطی در QCA……………………………………… 60

شکل 12-4 شبیه‌سازی Layout ثبات تغییر بازخورد خطی در QCA……………………………………….. 61

شکل 12-4  Layout ثبات تغییر بازخورد خطی بدون پایه کلاک…………………………………………….. 62

شکل 13-4 شماتیک ثبات تغییر بازخورد خطی فیبوناچی……………………………………………………….. 63

شکل 14-4 Layout مدار ثبات تغییر بازخورد خطی فیبوناچی……………………………………………….. 64

شکل 15-4 شماتیک ثبات تغییر بازخورد خطی با دو گیت XOR…………………………………………….. 65

شکل 17-4 Layout  مدار ثبات تغییر بازخورد خطی با دو گیت XOR……………………………………. 66

شکل 17-4 خروجی مدار ثبات تغییر بازخورد خطی با دو گیت XOR……………………………………… 67

شکل 18-4 مدار بهینه مدار ثبات تغییر بازخورد خطی با دو گیت XOR…………………………………….. 68